程序代写代做代考 mips cache COGNOMS: GRUP: NOM:

COGNOMS: GRUP: NOM:
EXAMEN FINAL D’EC
11 de juny de 2019
L’examen consta de 10 preguntes, que s’han de contestar als mateixos fulls de l’enunciat. No oblidis posar el teu nom i cognoms a tots els fulls. La durada de l’examen és de 180 minuts. Les
notes, la solució i el procediment de revisió es publicaran al Racó el dia 25 de juny.
Pregunta 1. (1 punt)
Considerem un computador amb un processador MIPS funcionant a una freqüència de 4GHz i que dissipa una potència de 100W. Sobre aquest processador s’executa un programa que consta de dues subrutines, func1 i func2, executades una rere l’altra:
main() {
}
func1();
func2();
La següent taula mostra, per a cada tipus d’instrucció, el seu CPI i el nombre d’instruccions exe- cutades tant a func1 com a func2, referents a l’execució d’aquest programa:
a) Calcula el temps d’execució de tot el programa, en segons texe = s
b) Calculal’energiatotalconsumidadurantl’execuciócompletadelprograma,enJoules E=J
c) Suposem que optimitzem el codi de la subrutina func2, reduint el nombre d’instruccions arit- mètiques a la meitat aconseguint la mateixa funcionalitat. Quin serà el guany de rendiment (speedup) per al programa complet?
Stotal =
d) D’acordamblalleid’Amdahl,quinseràelguanyderendiment(speedup)màximquepodem
obtenir per al programa complet a l’optimitzar només la subrutina func2? Smax =
Tipus d’instrucció
CPI
Nombre instruccions func1
Nombre instruccions func2
Aritmètiques
4
3·109
10·109
Salts
2
2·109
16·109
Altres
1
4·109
8·109
25
2500
1,25
5
-1-

Pregunta 2. (0,9 punts)
Donada la següent declaració de variables globals d’un programa escrit en llenguatge C:
char a = -1;
unsigned short b[2] = {3, 21};
unsigned short *c = &b[0];
char d[3] = “CA”;
float e = 1.25;
a) Tradueix-la al llenguatge assemblador del MIPS.
.data
a: .byte -1
b: .half 3, 21
c: .word b
d: .asciiz “CA”
e: .float 1.25
b) Completa la següent taula amb el contingut de memòria en hexadecimal. Tingues en compte que el codi ASCII de la ‘A’ és el 0x41. Les variables s’emmagatzemen a partir de l’adreça 0x10010000. Les posicions de memòria sense inicialitzar es deixen en blanc.
@Memòria
Dada
0x10010000
FF
0x10010001
0x10010002
03
0x10010003
00
0x10010004
15
0x10010005
00
0x10010006
0x10010007
@Memòria
0x10010008
0x10010009
0x1001000A
0x1001000B
0x1001000C
0x1001000D
0x1001000E
0x1001000F
Dada
02
00
01
10
43
41
00
@Memòria
0x10010010
0x10010011
0x10010012
0x10010013
0x10010014
0x10010015
0x10010016
0x10010017
Dada
00
00
A0
3F
c) Tradueix a llenguatge assemblador del MIPS la següent sentència en C: *(c + 1) = *c + 3;
la $t0, c
lw $t1, 0($t0) lhu $t2, 0($t1) addiu $t2, $t2, 3 sh $t2, 2($t1)
-2-

COGNOMS: GRUP: NOM:
Pregunta 3. (1,5 punts)
Disposem d’un computador que gestiona memòria virtual paginada amb pàgines de 64KB. El processador permet adreçar fins a 4GB de memòria virtual però només pot tenir 4MB de memòria física. El sistema operatiu limita a 4 el nombre de marcs de pàgina disponibles per cada procés i la seva política de reemplaçament és LRU.
a) Quants bytes ocuparà la taula de pàgines tenint en compte que a cada entrada hi ha un bit de presència (P) i un bit de pàgina modificada (D) a part del número de pàgina física (PPN)?
Durant l’execució d’un cert programa la seva taula de pàgines és en el següent estat:
VPN (hex) …
1010 … 2800 … 57C0 … 77FF …
Els darrers accessos que ha realitzat aquest programa han estat en el següent ordre de VPNs: 0x1010, 0x77FF, 0x2800 i 0x57C0.
b) Omplelasegüenttaulaperacadareferènciaamemòriaqueesrealitzaposteriormental’estat indicat anteriorment.
64 KB
PPN (hex)
P
D
1A
1
1
3F
1
0
25
1
1
20
1
0
adr. lògica (hex)
VPN (hex)
fallada de pàgina? (SI/NO)
PPN (hex)
lectura de disc (SI/ NO)
escriptura a disc (SI/ NO)
VPN pàgina reemplaçada (hex)
E
0x1011C5F4
1011
SI
1A
SI
SI
1010
L
0x10100008
1010
SI
20
SI
NO
77FF
L
0x2800FFFC
2800
NO
3F
NO
NO
–
E
0x77FFA400
77FF
SI
25
SI
SI
57C0
E
0x1011A274
1011
NO
1A
NO
NO
–
L
0x101010A0
1010
NO
20
NO
NO
–
-3-

Pregunta 4. (0,5 punts)
Posa una X al costat de cada una de les següents afirmacions (a la columna V si és Verdadera o a la columna F si és Falsa). Suposem en tots els casos que es fa referència a un processador MIPS com l’estudiat a classe. Cada resposta correcta suma 0,05 punts; les respostes no contestades no es tenen en compte; cada resposta incorrecta resta 0,05 punts; i la puntuació total mínima és 0.
1.- 2.-
3.-
4.- 5.-
6.- 7.- 8.- 9.- 10.-
Afirmació
V
F
Si el bit EXL val 1, les interrupcions seran ignorades.
X
Una excepció no pot ser atesa fins que la instrucció que l’ha causada hagi fina- litzat.
X
En un sistema amb memòria virtual, la mida total d’un programa i les seves dades poden excedir la capacitat de la memòria física.
X
La divisió d’enters codificats en el format de Ca2 no pot produir overflow.
X
En format de simple precisió IEEE-754 (32 bits), la codificació 0x00F00000 representa un número normalitzat.
X
En una memòria cache amb política d’escriptura immediata sense assignació, un accés a la memòria cache pot implicar dos accesos a memòria principal.
X
En una subrutina, una variable local de tipus enter sempre es guardarà en un registre.
X
La rutina RSE de tractament d’excepcions del MIPS segueix les regles de l’ABI que s’estableixen per programar les subrutines.
X
Al MIPS es detecta que un accés a memòria causa una fallada de pàgina con- sultant el bit V en el TLB.
X
La codificació en excés de l’exponent en el format de coma flotant simplifica les operacions de comparació.
X
-4-

COGNOMS: GRUP: NOM:
Pregunta 5. (0,9 punts)
Considera el següent fragment de codi MIPS que forma part d’un programa principal:
sino:
fisi:
sltu $t0, beq $t0, slti $t0, sltiu $t4, b fisi
slt $t4,
$t2, $t1
$zero, sino
$t3, 5
$t0, 1
$zero, $t3
Completa les següents caselles per tal que reflecteixin un programa C equivalent a l’anterior. Heu de posar els tipus que falten de les variables locals (int o unsigned int) i les parts de la sentèn- cia condicional que falten (condició, codi del llavors i codi del sinó).
main() {
unsigned int
unsigned int
int
int
if (
else
a; /* variable local a $t1 */
b; /* variable local a $t2 */
c; /* variable local a $t3 */
d; /* variable local a $t4 */
) ; ;
}
b=5)
d = (0> 1;
}
Z = P;
64
MD
64
shift/load
32
MR
shift/load
64
P
64
64
load/clear
MR0 control
Per implementar la UC cal considerar que té un senyal d’entrada MR0 que correspon al bit de menys pes del registre MR i 6 sortides (load_MD, load_MR, load_P, shift_MD, shift_MR, clear_P). Els senyals load carreguen síncronament al registre corresponent el que tinguin a la seva entrada. El senyal shift_MD permet fer el desplaçament d’un bit a l’esquerra del registre MD, el senyal shift_MR permet fer el desplaçament d’un bit a la dreta del registre MR. El senyal clear_P posa a 0 el registre P. Tots aquests senyals són actius amb valor 1. Amb valor 0 són inac- tius. De les dues tasques que pot fer un registre, si les dues estan actives, sols executarà la càrrega per ser més prioritària. Suposem que l’ALU només realiza sumes en tot moment i, per tant no cal especificar la funció. També considerem que el control de les iteracions ja està implementat inter- nament dins la unitat de control.
a) Indica els valors que falten a la següent taula dels senyals de sortida durant la inicialització i durant cada iteració del processament (valen el mateix a totes les iteracions). Els valors que falten poden ser 1, 0 o X (don’t care, és a dir, que sigui indiferent el valor que prengui).
inici cada iteració
b) Volem fer una optimització de la UC de forma que el bucle de processament acabi quan el registre MR no tingui cap bit a 1. Indica els canvis que s’haurien de realitzar a l’algorisme donat per reflectir aquesta optimització.
load_MD
load_MR
load_P
shift_MD
shift_MR
clear_P
1
1
0
X
X
1
0
0
MR0
1
1
0
Solament cal canviar el for per un while, així: while (MR > 0)
{
}
…
-6-