Musterlo ̈sung U ̈bung7 RAWiSe18/19 Diese U ̈bung bescha ̈ftigt sich mit der in der Vorlesung besprochenen Mehrzyklenimple- mentierung des MIPS subsets. Am Ende dieses U ̈bungsblattes befinden sich mehrere iden- tische Zusatzbla ̈tter mit dem Schaltbild fu ̈r den Datenpfad und den Kontroller. Verwenden Sie diese Zusatzbla ̈tter fu ̈r die in den Aufgaben […]
代写 MIPS graph Musterlo ̈sung Read More »
Klausur zur Vorlesung Grundlagen der Rechnerarchitektur (GRA) Prof. Marco Platzner Fachgebiet Technische Informatik Universita ̈t Paderborn 27.09.2017 • Die Bearbeitungsdauer betra ̈gt fu ̈r alle Studenten 90 Minuten. Es sind alle 5 Aufgaben zu bearbeiten. • Es sind keine Hilfsmittel zugelassen. • Schreiben Sie nicht mit Bleistift oder Rotstift. • Verwenden Sie kein eigenes Papier.
代写 algorithm MIPS compiler Klausur zur Vorlesung Read More »
U ̈bung9 RAWiSe18/19 Die folgenden Beispiele setzen eine 5-stufige MIPS Pipeline (wie in der Vorlesung bespro- chen) voraus. Der Registerzugriff erfolgt im Halbtaktverfahren. Aufgabe 1 (Pipelining – Data Hazards) Stellen Sie fu ̈r folgende Codesequenz die Belegung der 5-stufigen MIPS-Pipeline fest, indem Sie Abbildung 1 vervollsta ̈ndigen. An welchen Stellen wird Forwarding beno ̈tigt, um
U ̈bung8 RAWiSe18/19 Aufgabe 1 (Speedup durch Pipelining) (1) Wie gross ist der maximale Speedup einer 10-stufigen Pipeline gegenu ̈ber einer Mehrzyklenimplementierung desselben Instruktionssatzes? Berechnen Sie den Speed- up sowohl fu ̈r den Fall, dass die Mehrzyklenimplementierung einen CPI von 10 auf- weist, als auch fu ̈r den Fall, dass der durchschnittliche CPI 5,2 ist.
代写 MIPS graph U ̈bung8 RAWiSe18/19 Aufgabe 1 (Speedup durch Pipelining) Read More »
U ̈bung5 RAWiSe18/19 Aufgabe 1 (Prozessor-Leistungsgleichung) Gegeben sind zwei verschiedene Implementierungen einer Instruktionssatzarchitektur, I 1 mit einer Taktfrequenz von 6 GHz und I 2 mit einer Taktfrequenz von 3 GHz. Der In- struktionssatz kann in drei Klassen von Instruktionen A, B und C mit unterschiedlichen CPI-Werten aufgeteilt werden. Die CPI-Werte fu ̈r die zwei Prozessoren
代写 C MIPS compiler U ̈bung5 RAWiSe18/19 Aufgabe 1 (Prozessor-Leistungsgleichung) Read More »
MIPS R2000 Assembly Language Arithmetic and Logical Instructions Instruction Format Comment Absolute value abs rdest, rsrc pseudoinstruction Put the absolute value of register rsrc in register rdest Addition (with overflow) add rd, rs, rt 0 0 rs rt 655556 rd 0 0x20 Addition (without overflow) addu rd, rs, rt rs rt rd 0 0x21 Put
代写 MIPS assembly MIPS R2000 Assembly Language Read More »
Rechnerarchitektur (RA) 3. Leistungsbewertung Prof. Dr. Christian Plessl RA.3 2018 v1.0.0 1 3. Leistungsbewertung 3.1 Performance,PerformancegleichungundEinflussfaktoren 3.2 Performancebewertung 3.3 Performanceverbesserungen RA.3 2018 v1.0.0 Inhaltsverzeichnis 2 3.1 Performance • Die Bewertung von Computern kann viele Aspekte umfassen: – Kosten – Leistungsverbrauch – Ausführungszeit von Programmen – Reaktionszeit auf Unterbrechungen – Verfügbarkeit von Systemsoftware, Anwendersoftware, Zusatzhardware –
U ̈bung4 RAWiSe18/19 Aufgabe 1 (Berechnung von n!) Im folgenden ist der Code fu ̈r die in der Vorlesung besprochene Prozedur zur Berechnung von n! gegeben: fact: addi sw $ra, 4($sp) sw $a0, 0($sp) slti $t0, $a0, 1 beq $t0, $zero, L1 addi $v0, $zero, 1 addi $sp, $sp, 8 jr $ra # schaffe Platz
代写 algorithm Java MIPS U ̈bung4 RAWiSe18/19 Aufgabe 1 (Berechnung von n!) Read More »
U ̈bung6 RAWiSe18/19 Diese U ̈bung bescha ̈ftigt sich mit der in der Vorlesung besprochenen Einzyklenimplemen- tierungdesMIPSsubsets.AmEndediesesU ̈bungsblattesbefindensichmehrereidentische Zusatzbla ̈tter mit dem Schaltbild fu ̈r den Datenpfad und den Kontroller. Verwenden Sie diese Zusatzbla ̈tter fu ̈r die in den Aufgaben geforderten Erweiterungen. Aufgabe 1 (Kontroller fu ̈r Einzyklenimplementierung) (1) Definieren Sie die Steuersignale, die
代写 MIPS U ̈bung6 RAWiSe18/19 Read More »
Musterlo ̈sung U ̈bung2 RAWiSe18/19 Aufgabe 1 (Instruktionssatzarchitekturen) In dieser Aufgabe sollen verschiedene Rechnerarchitekturen bezu ̈glich der Parameter Co- deeffizienz und Speicherbandbreite verglichen werden. Die Codeeffizienz ist umgekehrt proportional zu dem Speicherbedarf fu ̈r die Instruktionen eines gegebenen Programms. Beno ̈tigt Rechnerarchitektur A weniger Instruktionsspeicher als Rechnerarchitektur B, ist die Codeeffizienz von A ho ̈her.
代写 MIPS Musterlo ̈sung Read More »